JAN 1 2 2004 J

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Fre application of: Takatoshi DEGUCHI

Serial Number: 10/695,666

Filed: October 29, 2003

Customer No.: 38834

For: METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

January 12, 2004

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-316384, filed on October 30, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 50-2866.

Respectfully submitted,

WESTERMAN, HATTORI, DANIELS & ADRIAN, LLP

Stephen G. Adrian Reg. No. 32,878

Atty. Docket No.: 032071

1250 Connecticut Ave, N.W., Suite 700

Washington, D.C. 20036

Tel: (202) 822-1100 Fax: (202) 822-1111

SGA/my

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月30日

出 願 番 号

Application Number:

特願2002-316384

[ST.10/C]:

[JP2002-316384]

出 願 人 Applicant(s):

富士通株式会社

2003年 3月25日

特許庁長官 Commissioner, Japan Patent Office



特2002-316384

【書類名】 特許願

【整理番号】 0241382

【提出日】 平成14年10月30日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/00

【発明の名称】 半導体装置の製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 出口 貴敏

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100090273

【弁理士】

【氏名又は名称】 國分 孝悦

【電話番号】 03-3590-8901

【手数料の表示】

【予納台帳番号】 035493

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9908504

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 デュアルダマシン法により配線を形成する半導体装置の製造方法において、

層間絶縁膜上に配線溝用のマスクを形成する工程と、

前記配線溝用のマスク上に、多層レジストを用いてビアホール用のマスクを形 成する工程と、

前記ビアホール用のマスクを用いて、前記層間絶縁膜を加工することにより、 前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を形成する工程と、

前記配線溝用のマスクを用いて、前記層間絶縁膜を加工することにより、前記 層間絶縁膜に配線溝を形成すると共に、前記孔を下層まで貫通させてビアホール を形成する工程と、

前記配線溝及びビアホール内に配線材料を埋め込む工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項2】 配線溝用のマスクを形成する工程は、

前記層間絶縁膜上に、第1、第2及び第3のハードマスクを順次形成する工程 と、

前記第3のハードマスクを前記配線溝の平面形状に加工する工程と、

を有し、

前記第2のハードマスクを前記第1及び第3のハードマスクとは異なる材料から形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記ビアホール用のマスクを形成する工程は、前記配線溝用のマスク上に、前記多層レジストとして、有機膜と、無機膜と、感光性レジスト膜と、を順次形成する工程を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【請求項4】 前記無機膜の厚さを、前記第1乃至第3のハードマスクの厚さの合計よりも薄くすることを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項5】 前記ビアホール用のマスクを形成する工程は、

前記感光性レジスト膜を前記ビアホールの平面形状に加工する工程と、

前記感光性レジスト膜をマスクとして、前記無機膜を前記ビアホールの平面形 状に加工する工程と、

前記無機膜をマスクとして、前記有機膜を前記ビアホールの平面形状に加工すると共に、前記感光性レジスト膜を除去する工程と、

を有することを特徴とする請求項3又は4に記載の半導体装置の製造方法。

【請求項6】 前記孔を形成する工程は、前記有機膜をマスクとして、前記第1乃至第3のハードマスクを前記ビアホールの平面形状に加工すると共に、前記無機膜を除去する工程を有し、

前記孔を形成しながら前記有機膜を除去することを特徴とする請求項5に記載 の半導体装置の製造方法。

【請求項7】 前記ビアホール用のマスクを形成する工程は、前記配線溝用のマスク上に、前記多層レジストとして、有機膜と、Siを含有した感光性レジスト膜と、を順次形成する工程を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【請求項8】 前記ビアホール用のマスクを形成する工程は、

前記感光性レジスト膜を前記ビアホールの平面形状に加工する工程と、

前記感光性レジスト膜をマスクとして、前記有機膜を前記ビアホールの平面形 状に加工する工程と、

を有することを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】 前記孔を形成する工程は、前記有機膜をマスクとして、前記第1乃至第3のハードマスクを前記ビアホールの平面形状に加工すると共に、前記感光性レジストを除去する工程を有し、

前記孔を形成しながら前記有機膜を除去することを特徴とする請求項8に記載 の半導体装置の製造方法。

【請求項10】 前記有機膜の厚さを、前記層間絶縁膜の厚さよりも薄くすることを特徴とする請求項3万至9のいずれか1項に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、デュアルダマシン法を採用した半導体装置の製造方法に関する。

[0002]

【従来の技術】

近年、半導体集積回路の高集積化が進むに連れ、配線パターンについても、密度が高くなり、また、配線長が増大している。従来、配線材料にはA1を使用していたが、配線パターンの微細化に伴い、配線遅延の問題が浮上してきた。その問題を解決するため、近時、配線材料には、主にCuが用いられている。しかし、A1とは異なり、Cuそのものに配線パターンを転写することは困難である。このため、Cu配線を形成するに当たっては、層間絶縁膜に配線溝のパターンを転写し、そこへCuを埋め込んで配線パターンを形成するダマシン法が有効である。また、ダマシン法は、溝のCuとビア(Via)のCuを個別に形成するシングルダマシン法と、溝とビアを同時に作るデュアルダマシン法とに分類される

[0003]

その一方で、層間絶縁膜の材料についても、配線遅延の問題を解決するため、 従来の酸化膜より誘電率が低い低誘電率膜が使用されている。低誘電率膜の材料 は、無機材料と有機材料との2種類に大別される。これらは、一般的には、各デ バイス特性の要求を満たすように、使い分けられている。

[0004]

100nmノード以下の世代の半導体装置の配線層を作るには、Cuデュアルダマシン法を用いるのが好ましい。また、層間絶縁膜として、有機の低誘電率膜を用いる場合、層間構造は、先溝ハードマスク方式を用いるのが一般的である。ここで、先溝ハードマスク方式とは、予め、配線溝のパターンを形成するためのハードマスクのパターンを層間絶縁膜上に形成しておき、配線溝パターンの段差上に直接、ビアのパターニングを行い、ビアの加工、層間絶縁膜の溝の加工を順次行い、デュアルダマシン構造を形成する方式である。

[0005]

【特許文献1】

特開2001-351976号公報

【特許文献2】

特開2000-124306号公報

[0006]

【発明が解決しようとする課題】

100nmノード以下の世代のビアパターンの露光には、一般的に、ArFエキシマレーザが用いられる。しかしながら、パターンの微細化が進むにつれて、このArFエキシマレーザを用いて形成されたパターンの誤差が許容できない程度のものになりつつある。

[0007]

本発明は、かかる問題点に鑑みてなされたものであって、デュアルダマシン法において層間絶縁膜に微細なパターンを適切に形成することができる半導体装置の製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

本願発明者は、鋭意検討の結果、ArFエキシマレーザ技術では、微細パターンを形成するために必然的に焦点深度が浅くなり、下地の平坦性に対して非常に敏感であるのに対し、従来の方法では、この平坦性が低いために、露光によって感光性レジストに形成されるパターンに誤差が生じていることを見出した。そして、このような誤差は、特に100nmノード以下の世代で顕著となっている。

[0009]

従って、先溝ハードマスク方式を用いて、尚且つArFエキシマレーザ技術を 用いてビアホールを形成するには、配線溝用のマスク(ハードマスク)の段差を 埋め込んだ後に、ビアホールを形成するためのパターニングを行う必要がある。 そして、このような段差を平坦化して、パターニングを行うには、多層レジスト 技術が有効である。多層レジスト技術には、例えば、3層の積層膜からなる多層 レジストを使ったトリレベル技術と、2層の積層膜からなる多層レジストを使っ たバイレベルレジスト技術と、がある。そして、本願発明者は、これらの見解に 基づいて、以下に示す発明の諸態様に想到した。

[0010]

本願発明に係る半導体装置の製造方法は、デュアルダマシン法により配線を形成する半導体装置の製造方法に関する。本製造方法では、先ず、層間絶縁膜上に配線溝用のマスクを形成し、前記配線溝用のマスク上に、多層レジストを用いてビアホール用のマスクを形成する。次に、前記ビアホール用のマスクを用いて、前記層間絶縁膜を加工することにより、前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を形成する。次いで、前記配線溝用のマスクを用いて、前記層間絶縁膜を加工することにより、前記層間絶縁膜に配線溝を形成すると共に、前記孔を下層まで貫通させてビアホールを形成する。そして、前記配線溝及びビアホール内に配線材料を埋め込む。

[0011]

なお、多層レジスト技術を使った場合には、多層レジストを剥離する工程が必要とされる。しかし、層間絶縁膜として有機低誘電率膜を用いた場合、従来の方法では、エッチング後に多層レジストの剥離を行うと、低誘電率膜に形成したパターンの形状が損なわれる虞がある。従って、多層レジストを構成する各膜及びハードマスクの厚さ及び材料をも適切に選択することが望ましい。

[0012]

【発明の実施の形態】

以下、本発明の実施の形態に係る半導体装置の製造方法について添付の図面を 参照して具体的に説明する。

[0013]

(第1の実施形態)

先ず、本発明の第1の実施形態について説明する。図1乃至図4は、本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態では、先溝ハードマスク方式のデュアルダマシン法により半導体装置を製造する。

[0014]

先ず、図1(a)に示すように、Cu配線1上に、エッチングストッパ膜としてSiC膜2を形成する。SiC膜2の厚さは、例えば30nmである。次に、SiC膜2上に、層間絶縁膜として有機低誘電率膜3を形成する。有機低誘電率膜3の厚さは、例えば450nmである。有機低誘電率膜3の原料としては、例えばダウ・ケミカル社製のSiLK(登録商標)、有機SOG、アモルファスカーボンフロライド及びポリテトラフルオロエチレン(デュポン社のテフロン(登録商標)等)を使用することができる。

[0015]

次いで、有機低誘電率膜3上に、第1のハードマスクとしてSiC膜4を形成し、更に、第2のハードマスクとしてSiO2膜5を形成する。SiC膜4及びSiO2膜5の厚さは、夫々、例えば50nm、100nmである。続いて、SiO2膜5上に、第3のハードマスクとしてSi3N4膜6を形成する。Si3N4膜6は、配線溝のハードマスクパターンを形成する際の被エッチング膜となる。Si3N4膜6の厚さは、例えば50nmである。その後、Si3N4膜6上に、パターニング時に必要な反射防止膜として有機BARC(Bottom anti-reflection coating)7を形成する。有機BARC7の厚さは、例えば87nmである。そして、有機BARC7上に、有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク8を形成する。レジストマスク8の厚さは、例えば300nmである。

[0016]

なお、第1乃至第3のハードマスクの材料は特に限定されるものではなく、例えばシリコンナイトライド、二酸化シリコン、シリコンカーバイド、アモルファス水素化シリコンカーバイド、シリコンカーバイドナイトライド、有機シリケートガラス、シリコンリッチオキサイド、テトラエチルオルトシリケート、ホスホシシリケート、有機シロキサンポリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シルセスキオキサンガラス、スピンオンガラス及びフッ素化シリケートガラス等の無機材料を使用することができる。

[0017]

次に、図1(b)に示すように、レジストマスク8をマスクとして、有機BA

RC7をエッチングする。このエッチングは、例えば、CF $_4$:0~200sccm、Ar:0~1000sccm、O $_2$:0~100sccm、圧力:0.1 3~40Pa(1~300mTorr)、RF電源パワー:100~1000W、磁場:0~10mT(0~100G)の条件の下で、プラズマエッチング装置を用いて行う。

[0018]

次いで、図1(c)に示すように、レジストマスク8及び有機BARC7をマスクとして、 Si_3N_4 膜をエッチングする。このエッチングは、 $CF_4:0\sim200$ sccm、 $Ar:0\sim1000$ sccm、 $O_2:0\sim100$ sccm、ED:0.13~40Pa(1~300mTorr)、RF電源パワー:100~100W、磁場:0~10mT(0~100G)の条件の下で、プラズマエッチング装置を用いて行う。この結果、 Si_3N_4 膜が配線溝のパターンにパターニングされる。

[0019]

続いて、図1 (d) に示すように、レジストマスク8及び有機BARC7を、アッシングにより除去する。このアッシングは、例えば、 $O_2:0\sim100sc$ cm、圧力: $0.13\sim67$ Pa $(1\sim500$ mTorr)、RF電源パワー: $100\sim100$ Wの条件の下で、プラズマアッシング装置を用いて行う。

[0020]

そして、層間絶縁膜である有機低誘電率膜3等に、ビアホールのパターンを形成する。ここでは、 Si_3N_4 膜6に形成された配線溝のパターンに対して、トリレベル技術を用いる。

[0021]

具体的には、先ず、図2(a)に示すように、 Si_3N_4 膜6の段差を埋めて平坦化する下層樹脂膜(有機膜)9を形成する。下層樹脂膜9の厚さは、有機低誘電率膜3の厚さが $100\sim600$ nmの場合、例えば100万至400nm、本実施形態では300nmである。次に、下層樹脂膜9上に、下層樹脂膜9のエッチングの際にマスクとして使用するSOG(Spin On Glass) 膜(無機膜) 10を形成する。SOG膜10の厚さは、Si

C膜4、 SiO_2 膜5及び Si_3N_4 膜6の総厚よりも薄く、例えば30乃至200nm、本実施形態では86nmである。続いて、SOG膜10上に、有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、ビアホールのパターンが形成されたレジストマスク(感光性レジスト膜)11を形成する。レジストマスク11の厚さは、下層樹脂膜9と同程度であり、例えば100乃至300nm、本実施形態では300nmである。

[0022]

なお、感光性レジストとしては、例えばKrFレーザ(波長:248nm)に感光する材料、ArFレーザ(波長:193nm)に感光する材料及びF2レーザ(波長:157nm)に感光する材料並びに電子線に感光する材料等を使用することができる。

[0023]

また、SOG膜10の原料としては、例えば有機シリケートガラス及び有機シロキサンポリマー等のSOG材料を使用することができ、下層樹脂膜9の原料としては、例えば塗布型の有機樹脂材料を使用することができる。

[0024]

次に、図2(b)に示すように、レジストマスク11をマスクとして、SOG 膜10をエッチングする。このエッチングは、例えば、 $CF_4:0\sim200sccm$ 、 $Ar:0\sim1000sccm$ 、 $O_2:0\sim100sccm$ 、圧力:0.1 $3\sim40$ Pa(1 ~300 mTorr)、RF電源パワー:100 ~100 0W、磁場:0 ~10 mT(0 ~100 G)の条件の下で、プラズマエッチング装置を用いて行う。

[0025]

次いで、図2(c)に示すように、SOG膜10をマスクとして、下層樹脂膜9をエッチングすると同時に、レジストマスク11を除去する。このエッチングは、例えば、N $_3$: $1\sim500$ s c c m、圧力: $0.13\sim40$ Pa($1\sim300$ mTorr)、RF電源パワー: $100\sim100$ W、磁場: $0\sim10$ mT ($0\sim100$ G) の条件の下で、プラズマエッチング装置を用いて行う。このエッチングでは、下層樹脂膜9が、レジストマスク11と同様に、有機系であるた

め、これらのエッチング選択比は1程度である。従って、レジストマスク11の 膜厚が、下層樹脂膜9の膜厚よりも著しく厚い場合は、下層樹脂膜9のエッチン グが終了しても、SOG膜10上にレジストマスク11が残り得る。このため、 レジストマスク11の膜厚は、下層樹脂膜9の膜厚よりも同等以下であることが 望ましい。

[0026]

続いて、図2(d)に示すように、下層樹脂膜 9 をマスクとして、 Si_3N_4 膜 6、 SiO_2 膜 5 及び Si C 膜 4 (3 層のハードマスク)をエッチングすることにより、これらの膜にビアホールのパターンを形成すると同時に、SOG膜 1 0 を除去する。このエッチングは、例えば、 $CF_4:0\sim200$ s c c m、 $Ar:0\sim1000$ s c c m、 $O_2:0\sim100$ s c c m、E力: $O:13\sim40$ P a O:1000 m T o r r)、R F 電源パワー: $O:100\sim100$ W、磁場:O:100 m T O:100 の条件の下で、プラズマエッチング装置を用いて行う。このエッチングでは、O:100 の条件の下で、プラズマエッチング装置を用いて行う。このエッチングでは、O:100 m O:100 m O:10

[0027]

その後、図3(a)に示すように、3層のハードマスクをマスクとして、有機低誘電率膜3を200~400nm程度だけエッチングすると同時に、下層樹脂膜9を除去する。このエッチングは、例えば、NH₃:1~500sccm、圧力:0.13~40Pa(1~300mTorr)、RF電源パワー:100~1000W、磁場:0~10mT(0~100G)の条件の下で、プラズマエッチング装置を用いて行う。このエッチングにより有機低誘電率膜3に形成された孔は、ビアホールの一部となる。

[0028]

次に、下層樹脂膜9の除去により露出された Si_3N_4 膜6をマスクとして、S

 iO_2 膜 5のエッチングを行う。この結果、図 3 (b) に示すように、 SiO_2 膜 5にも、配線溝のパターンが形成される。このエッチングは、例えば、 C_4F_6 : $1\sim100$ sccm、 $Ar:1\sim500$ sccm、 $O_2:1\sim100$ sccm、圧力: $0.13\sim40$ Pa $(1\sim300$ m Torr)、RF電源パワー: $100\sim200$ W、磁場: $0\sim10$ m T $(0\sim100$ G) の条件の下で、プラズマエッチング装置を用いて行う。

[0029]

次いで、 Si_3N_4 膜 6 及び SiO_2 膜 5 をマスクとして、SiC膜 4 のエッチングを行う。この結果、図 3 (c) に示すように、SiC膜 4 にも、配線溝のパターンが形成されると同時に、 Si_3N_4 膜 6 が除去される。このエッチングは、例えば、 CHF_3 : $0\sim100$ s c c m、 CH_2F_2 : $0\sim100$ s c c m、 N_2 : $1\sim500$ s c c m、 O_2 : $1\sim100$ s c c m、E力: 0. $13\sim40$ P a ($1\sim300$ m T o r r)、 $1\sim100$ R F 電源パワー: $100\sim2000$ W、磁場: $1\sim100$ m T ($1\sim100$ G) の条件の下で、プラズマエッチング装置を用いて行う。

[0030]

[0031]

なお、この工程では、配線溝の深さを200nm程度としているため、図3(a)に示す工程で、孔の深さを浅くしすぎていると、例えば250nm以下としていると、この工程では、孔がSiC膜2まで到達しない虞がある。

[0032]

その後、 SiO_2 膜 5、SiC膜 4 及び有機低誘電率膜 3 をマスクとして、 SiC i C i

[0033]

そして、図4(b)に示すように、ビアホール13及び配線溝12内に、Cu 14を埋め込み、図4(c)に示すように、Cu14にCMPを施すことにより 、Cu配線15を形成する。その後、必要に応じて、更に層間絶縁膜及び配線等 の形成を行い、半導体装置を完成させる。

[0034]

図5は、本実施形態を適用して製造した半導体装置の構造を示す断面図である。図5に示す例では、上述の実施形態に係る製造方法により、少なくとも2層の多層配線が形成されている。そして、最上層のCu配線15及び有機低誘電率膜3上に、Si₃O₄等からなるパッシベーション膜16が形成されている。更に、パッシベーション膜16上に、SiO膜17及びSi₃O₄膜18からなるカバー膜が形成されている。カバー膜には、適宜パッド引出用の開口部(図示せず)が形成されている。

[0035]

このように、本実施形態に係る製造方法によれば、ビアホール用のマスクを形成するに際して、下層樹脂膜 9、SOG膜10及びレジストマスク11からなる多層レジストを使用し、Si₃N₄膜 6に形成された段差を埋め込んでいるため、レジストマスク11の原料である感光性レジストを平坦に塗布することができる。従って、この感光性レジストにレチクル等のパターンを適切に転写することが可能となり、所望の形状のレジストマスク11を得ることができる。そして、このレジストマスク11のパターンが形成されたマスクを用いて、層間絶縁膜である有機低誘電率膜 3 にビアホールのパターンを形成しているので、適切な形状のビアホール13及び配線12を得ることができる。

[0036]

ここで、有機低誘電率膜3のエッチングの深さについて説明する。上述のように、有機低誘電率膜3の厚さを450nmとした場合、有機低誘電率膜3のエッチングの深さは200~400nm程度にすることが望ましい。

[0037]

エッチングの深さが400nmを超えると、深さが200nm程度の配線溝12を形成する際に下層のSiC膜2までがエッチングされる場合がある。この結果、SiC膜2にビアホールのパターンが形成された、その直下のCu配線1がダメージを受けることになる。一方、エッチングの深さが200nm未満であると、深さが200nm程度の配線溝12を形成しても、孔がSiC膜2まで到達しない場合がある。この結果、開口不良のために、接続不良が生じる虞がある。このように、このエッチングの深さは、下地Cu配線1へのダメージ、ビアホールの開口不良に密接に関係するため、この工程における深さは、厳密に制御することが望ましい。

[0038]

また、本実施形態では、有機低誘電率膜3に孔を形成しながら、下層樹脂膜9 を除去しているが、有機低誘電率膜3と下層樹脂膜9とのエッチング選択比は1 程度である。このため、下層樹脂膜9の膜厚は有機低誘電率膜3の膜厚よりも薄く、かつ有機低誘電率膜3に形成する孔の深さよりも薄くしておくことが望ましい。

[0039]

次に、ハードマスクの厚さについて説明する。下層樹脂膜 9 は、ハードマスクである Si_3N_4 膜 6 に形成された配線溝のパターンの段差を埋めるために形成しているが、 Si_3N_4 膜 6 の段差が大きすぎると、下層樹脂膜 9 の除去剥離が困難となり、下層樹脂膜 9 を完全に除去できない虞がある。従って、 Si_3N_4 膜 6 の 膜厚は、 3 0 乃至 1 0 0 n m、例えば 5 0 n m程度であることが望ましい。

[0040]

また、図3(b)に示す工程では、 Si_3N_4 膜6をマスクとして SiO_2 膜5をエッチングするため、そのエッチング条件のマージンが狭い。例えば、上述のように、 Si_3N_4 膜6の膜厚を50nm程度とした場合に、 SiO_2 膜5の膜厚

を 100 n m よりも著しく厚くすると、 SiO_2 膜のエッチングが完了する前に Si_3N_4 膜 6 が消失する虞がある。従って、 SiO_2 膜 5 の 膜厚は、 5 の 乃至 2 0 0 n m、例えば 1 0 0 m n 程度であることが望ましい。

[0041]

また、SiC膜4は、図3(c)に示す工程において、 Si_3N_4 膜6と共に除去される。従って、SiC膜4の膜厚は、 Si_3N_4 膜6の膜厚と同程度(30乃至100nm)、例えば50nm程度であることが望ましい。

[004.2]

(第2の実施形態)

次に、本発明の第2の実施形態について説明する。図6は、本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態でも、先溝ハードマスク方式のデュアルダマシン法により半導体装置を製造する。但し、本実施形態では、ビアホールのパターンを形成するに当たり、Si₃N₄膜6に形成された配線溝のパターンに対して、バイレベル技術を用いる。

[0043]

本実施形態では、先ず、第1の実施形態と同様に、図1(a)乃至図1(d) に示す処理を行う。

[0044]

次いで、図6(a)に示すように、Si₃N₄膜6の段差を埋めて平坦化する下層樹脂膜9を形成し、その上に、Siを含有する有機系の感光性レジストを塗布し、これに露光及び現像を施すことにより、ビアホールのパターンが形成されたレジストマスク(感光性レジスト膜)21を形成する。

[0045]

次に、図6(b)に示すように、レジストマスク21をマスクとして、下層樹脂膜 9 をエッチングする。このエッチングは、例えば、 $NH_3:1\sim500sc$ cm、圧力:0.13~40 $Pa(1\sim300mTorr)$ 、RF電源パワー: $100\sim1000W$ 、磁場:0~10 $mT(0\sim100G)$ の条件の下で、プラズマエッチング装置を用いて行う。本実施形態では、レジストマスク21にSi が含有されているため、下層樹脂膜 9 をエッチングしても、レジストマスク21

は残存する。

[0046]

続いて、図6(c)に示すように、下層樹脂膜 9 をマスクとして、 Si_3N_4 膜 6、 SiO_2 膜 5 及びSi C 度 4 (3 層のハードマスク)をエッチングすることにより、これらの膜にビアホールのパターンを形成すると同時に、感光性レジスト 2 1 を除去する。このエッチングは、例えば、 CF_4 : $O\sim200$ s c c m、A r: $O\sim1000$ s c c m、 O_2 : $O\sim100$ s c c m、E力: $O:13\sim4$ 0 P a ($1\sim300$ m T o r r)、R F 電源パワー: $100\sim100$ W、磁場: $O\sim10$ m T ($O\sim100$ G)の条件の下で、プラズマエッチング装置を用いて行う。このエッチングでは、感光性レジスト 2 1 と 3 層のハードマスクとのエッチング選択比が 1 程度となる条件を用いることにより、感光性レジスト 2 1 の 除去を同時にできるようにしている。従って、感光性レジスト 2 1 の 膜厚が、3 層のハードマスクの総厚よりも著しく厚い場合は、3 層のハードマスクのエッチングが終了しても、感光性レジスト 2 1 が残り得る。このため、感光性レジスト 2 1 の 膜厚は、 Si_3N_4 膜 6、 SiO_2 膜 5 及び Si C 膜 4 の 総厚よりも同等以下であることが望ましい。

[0047]

その後、第1の実施形態と同様に、図3 (a)に示す工程以降の処理を行うことにより、半導体装置を完成させる。

[0048]

このような本実施形態に係る半導体装置の製造方法によっても、第1の実施形態と同様に、適切な形状のビアホール及び配線を得ることができる。

[0049]

以下、本発明の諸態様を付記としてまとめて記載する。

[0050]

(付記1) デュアルダマシン法により配線を形成する半導体装置の製造方法 において、

層間絶縁膜上に配線溝用のマスクを形成する工程と、

前記配線溝用のマスク上に、多層レジストを用いてビアホール用のマスクを形

成する工程と、

前記ビアホール用のマスクを用いて、前記層間絶縁膜を加工することにより、 前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を形成する工程と、

前記配線溝用のマスクを用いて、前記層間絶縁膜を加工することにより、前記 層間絶縁膜に配線溝を形成すると共に、前記孔を下層まで貫通させてビアホール を形成する工程と、

前記配線溝及びビアホール内に配線材料を埋め込む工程と、

を有することを特徴とする半導体装置の製造方法。

[0051]

(付記2) 配線溝用のマスクを形成する工程は、

前記層間絶縁膜上に、第1、第2及び第3のハードマスクを順次形成する工程 と、

前記第3のハードマスクを前記配線溝の平面形状に加工する工程と、 を有し、

前記第2のハードマスクを前記第1及び第3のハードマスクとは異なる材料から形成することを特徴とする付記1に記載の半導体装置の製造方法。

[0052]

(付記3) 前記第1乃至第3のハードマスクを、夫々シリコンナイトライド、二酸化シリコン、シリコンカーバイド、アモルファス水素化シリコンカーバイド、シリコンカーバイドナイトライド、有機シリケートガラス、シリコンリッチオキサイド、テトラエチルオルトシリケート、ホスホシシリケート、有機シロキサンポリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シルセスキオキサンガラス、スピンオンガラス及びフッ素化シリケートガラスからなる群から選択された1種の無機材料から形成することを特徴とする付記2に記載の半導体装置の製造方法。

[0053]

(付記4) 前記第1のハードマスクの厚さを30乃至100nmとし、前記第2のハードマスクの厚さを50乃至200nmとし、前記第3のハードマスクの厚さを30乃至100nmとすることを特徴とする請求項2又は3に記載の半

導体装置の製造方法。

[0054]

(付記5) 前記層間絶縁膜を有機材料から形成することを特徴とする付記1 乃至4のいずれか1項に記載の半導体装置の製造方法。

[0055]

(付記6) 前記ビアホール用のマスクを形成する工程は、前記配線溝用のマスク上に、前記多層レジストとして、有機膜と、無機膜と、感光性レジスト膜と、を順次形成する工程を有することを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の製造方法。

[0056]

(付記7) 前記無機膜としてスピンオングラス膜を形成することを特徴とする付記6に記載の半導体装置の製造方法。

[0057]

(付記8) 前記無機膜の厚さを、前記第1乃至第3のハードマスクの厚さの合計よりも薄くすることを特徴とする付記6又は7に記載の半導体装置の製造方法。

[0058]

(付記9) 前記層間絶縁膜の厚さを100~600nmとしたとき、前記有機膜の厚さを100万至400nmとし、前記無機膜の厚さを30万至200nmとし、前記感光性レジスト膜の厚さを100万至300nmとすることを特徴とする付記6万至8のいずれか1項に記載の半導体装置の製造方法。

[0059]

(付記10) 前記ビアホール用のマスクを形成する工程は、

前記感光性レジスト膜を前記ビアホールの平面形状に加工する工程と、

前記感光性レジスト膜をマスクとして、前記無機膜を前記ビアホールの平面形状に加工する工程と、

前記無機膜をマスクとして、前記有機膜を前記ビアホールの平面形状に加工すると共に、前記感光性レジスト膜を除去する工程と、

を有することを特徴とする付記6乃至9のいずれか1項に記載の半導体装置の

製造方法。

[0060]

(付記11) 前記孔を形成する工程は、前記有機膜をマスクとして、前記第 1乃至第3のハードマスクを前記ビアホールの平面形状に加工すると共に、前記 無機膜を除去する工程を有し、

前記孔を形成しながら前記有機膜を除去することを特徴とする付記10に記載 の半導体装置の製造方法。

[0061]

(付記12) 前記ビアホール用のマスクを形成する工程は、前記配線溝用のマスク上に、前記多層レジストとして、有機膜と、Siを含有した感光性レジスト膜と、を順次形成する工程を有することを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の製造方法。

[0062]

(付記13) 前記ビアホール用のマスクを形成する工程は、

前記感光性レジスト膜を前記ビアホールの平面形状に加工する工程と、

前記感光性レジスト膜をマスクとして、前記有機膜を前記ビアホールの平面形状に加工する工程と、

を有することを特徴とする付記12に記載の半導体装置の製造方法。

[0063]

(付記14) 前記孔を形成する工程は、前記有機膜をマスクとして、前記第 1乃至第3のハードマスクを前記ビアホールの平面形状に加工すると共に、前記 感光性レジストを除去する工程を有し、

前記孔を形成しながら前記有機膜を除去することを特徴とする付記13に記載 の半導体装置の製造方法。

[0064]

(付記15) 前記有機膜の厚さを、前記層間絶縁膜の厚さよりも薄くすることを特徴とする付記6万至14のいずれか1項に記載の半導体装置の製造方法。

[0065]

(付記16) 前記感光性レジスト膜として、波長が248nm、193nm

又は157nmの光に対して感光する膜を形成することを特徴とする付記6乃至15のいずれか1項に記載の半導体装置の製造方法。

[0066]

【発明の効果】

以上詳述したように、本発明によれば、配線溝用のマスクに存在する段差を多層レジストによって埋め込むことができるため、ビアホール用のマスクを形成する際に微細なパターンを設計通りに転写することができる。従って、微細なビアホールを高い精度で形成することができ、高い信頼性を得ることができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図で ある。

【図2】

図1に引き続き、第1の実施形態に係る半導体装置の製造方法を工程順に示す 断面図である。

【図3】

図2に引き続き、第1の実施形態に係る半導体装置の製造方法を工程順に示す 断面図である。

【図4】

図3に引き続き、第1の実施形態に係る半導体装置の製造方法を工程順に示す 断面図である。

【図5】

本発明の第1の実施形態を適用して製造した半導体装置の構造を示す断面図で ある。

【図6】

本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

【符号の説明】

1; Cu配線


特2002-316384

- 2; S i C膜
- 3;有機低誘電率膜
- 4; S i C 膜
- 5;SiO₂膜
- 6; Si₃N₄膜
- 7;有機BARC
- 8;レジストマスク
- 9;下層樹脂膜
- 10;SOG膜
- 11、21; レジストマスク
- 12;配線溝
- 13;ビアホール


【書類名】

図面


【図1】





【図2】




【図3】













【図4】









【図5】



【図6】





【書類名】 要約書

【要約】

【課題】 デュアルダマシン法において層間絶縁膜に微細なパターンを適切に形成することができる半導体装置の製造方法を提供する。

【解決手段】 配線用のハードマスクとしてSi3N4膜6を形成した後、この段差を埋めて平坦化する下層樹脂膜9を形成する。次に、下層樹脂膜9上にSOG膜10を形成し、ビアホールのパターンが形成されたレジストマスク11を形成する。次に、レジストマスク11をマスクとして、SOG膜10をエッチングし、SOG膜10をマスクとして、下層樹脂膜9をエッチングすると同時に、レジストマスク11を除去する。続いて、下層樹脂膜9をマスクとして、3層のハードマスクをエッチングすることにより、これらの膜にビアホールのパターンを形成すると同時に、SOG膜10を除去する。このような方法によれば、設計通りのパターンのレジストマスク11を得ることができ、精度が高い微細パターンを得ることができる。

【選択図】 図2

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社